本发明提供的检测读取操作对临近单元干扰的方法,同时选通多根连续位线,在读取存储单元的信息的同时,测量与被读取存储单元施加较高电压的位线相邻的至少一根位线的电压,计算流过与所述被读取存储单元临近的存储单元的泄露电流,通过比较泄露电流与预设电流值,可以检测与被读取存储单元临近的存储单元在读取操作时是否受到干扰。另外,本发明提供的检测读取操作对临近单元干扰的方法,通过判断泄露电流的大小,可以检测被读取存储单元的读取精度是否受到干扰。
1.一种检测读取操作对临近单元干扰的方法,其特征在于,包括:选通被读取存储单元的字线;选通存储阵列的多根连续位线,其中,在所述被读取存储单元的一根位线施加第一读取电压,另一根位线施加第二读取电压,第二读取电压高于第一读取电压;测量与所述被读取存储单元施加第二读取电压的位线相邻的至少一根位线的电压;计算流过与所述至少一根位线连接的存储单元的泄露电流;判断所述泄露电流是否大于预设电流值,如果是,与被读取存储单元临近的存储单元受到读取操作的干扰;如果否,与被读取存储单元临近的存储单元不受读取操作的干扰。
2.根据权利要求1所述的检测读取操作对临近单元干扰的方法,其特征在于,所述测量与所述被读取存储单元施加第二读取电压的位线相邻的至少一根位线的电压为:与NMOS晶体管栅极连接的高压产生器产生开启电压,所述开启电压开启NMOS晶体管;与所述NMOS晶体管源极连接的测试终端测量通过位线选通装置与所述NMOS晶体管漏极选通的位线的电压。
3.根据权利要求1或2所述的检测读取操作对临近单元干扰的方法,其特征在于,选通存储阵列的至少四根连续位线,测量与所述被读取存储单元施加第二读取电压的位线相邻的两根连续位线的电压。
4.根据权利要求1或2所述的检测读取操作对临近单元干扰的方法,其特征在于,选通与所述被读取存储单元施加第一读取电压的位线相邻位线,在所述相邻位线上施加与所述第一读取电压相等的电压。
5.根据权利要求1或2所述的检测读取操作对临近单元干扰的方法,其特征在于,所述在所述被读取存储单元的一根位线施加第一读取电压为:控制信号控制源极接地的MOS晶体管的源极和漏极导通,为连接在漏极的被读取存储单元的位线施加第一读取电压。
6.根据权利要求5所述的检测读取操作对临近单元干扰的方法,其特征在于,与所述被读取存储单元施加第一读取电压的位线相邻的位线施加与所述第一读取电压相等的电压为:所述控制信号控制源极接地的MOS晶体管的源极和漏极导通,为连接在漏极的位线施加所述第一读取电压。
7.根据权利要求1或2所述的检测读取操作对临近单元干扰的方法,其特征在于,所述选通存储阵列的多根连续位线具体为:多个选通控制信号控制多个MOS晶体管导通,其中,一个选通控制信号控制一个MOS晶体管的源极和漏极导通,使连接在一个MOS晶体管的源极的连续多根位线中的一根位线施加连接在漏极的所述第一读取电压或第二读取电压。
8.根据权利要求1或2所述的检测读取操作对临近存储单元干扰的方法,其特征在于,低电平产生装置为所述被读取存储单元的一根位线施加第一读取电压。
9.根据权利要求1或2所述的检测读取操作对临近存储单元干扰的方法,其特征在于,电流读取装置为所述被读取存储单元的一根位线施加第二读取电压。技术领域
本发明涉及存储器信息存储和读取领域,特别是涉及检测读取过程中临近存储单元受到干扰的方法。
背景技术
整个闪存存储器的核心是存储单元构成的阵列,阵列中存储单元信息的读取方法参见图1,存储单元以普通MOS管为例,每个存储单元(cell)有三个端口,其中一个是控制端口,相当于普通MOS管的栅极,其余两个端口相当于普通MOS管的源极和漏极。存储单元的控制端口连接字线,并且阵列中同一行存储单元的控制端口连接同一字线WL1,字线电位高低实现对存储单元的开启和关断。存储阵列中同一行存储单元的源极和漏极顺次首尾相连,相邻的两个存储单元的源极和漏极连接在一根位线上。当存储单元处于开启状态时,等效为一个电阻;当存储单元所存储的信息为“0”或为“1”时,其电阻值不同。因此,为了读取存储单元中存储的信息,需要在被读取存储单元的两端施加电位差,读取流过存储单元的电流就可以读取存储单元中的存储信息。通常读取存储单元中的信息时,以读取图1中存储单元cell2为例,字线WL1电平为高后存储单元cell2开启,位线选通装置选通存储单元cell2源极和漏极相连接的两条位线BLa和BLa+1,低电平产生电路为位线BLa施加低电压,电流读取电路为位线BLa+1施加高电压,存储单元cell2两端的电势差导致流过存储单元的电流Ibit,流过存储单元cell2的电流值记为Ibit。读取电流I由电流读取电路读出,读取电路读出的读取电流值记为I,当I=Ibit时,这个读出的电流值反映存储单元中存储的信息。但是,在对存储单元cell2进行读取操作的过程中,只在位线BLa和BLa+1上分别施加低电压和高电压,在与位线BLa相邻的位线BLa+2、BLa+3等上没有施加电压。在低电平产生电路和电流读取电路工作的瞬间,在存储单元cell3、cell4等的源极和漏极两端产生电势差,会在存储单元cell3、cell4等上产生泄露电流,如果该泄露电流的值比较大,瞬间的大电流可能会造成存储单元被击穿或改性存储单元上的信息。目前,对存储单元进行读取操作的过程中,只关注这个单元的读取情况,对其周围存储单元(例如cell0、cell1、cell3、cell4)在此过程中受到读取操作的影响并不清楚。
发明内容
本发明解决了检测存储单元读取过程中对相邻单元是否干扰的问题。为达到上述目的,本发明提供了一种检测读取操作对临近单元干扰的方法,包括:选通被读取存储单元的字线;选通存储阵列的多根连续位线,其中在所述被读取存储单元的一根位线施加第一读取电压,另一根位线施加第二读取电压,第二读取电压高于第一读取电压;测量与所述被读取存储单元施加第二读取电压的位线相邻的至少一根位线的电压;计算流过与所述至少一根位线连接的存储单元的泄露电流;判断所述泄露电流是否大于预设电流值,如果是,与被读取存储单元临近的存储单元受到读取操作的干扰;如果否,与被读取存储单元临近的存储单元不受读取操作的干扰。与现有技术相比,本发明具有下列优点:本发明提供的检测读取速度受到干扰的方法,同时选通多根连续位线,在读取存储单元的信息的同时,测量与被读取存储单元施加较高电压的位线相邻的至少一根位线的电压,计算流过与所述被读取存储单元临近的存储单元的泄露电流,通过比较泄露电流与预设电流值,可以检测与被读取存储单元临近的存储单元在读取操作时是否受到干扰。另外,本发明提供的检测读取操作对临近单元干扰的方法,通过判断泄露电流的大小,可以检测被读取存储单元的读取精度是否受到干扰。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。图1为存储阵列单元信息读取方法的示意图;图2为本发明的检测读取操作对临近单元干扰的方法检测流程图;图3为本发明的第一实施例的方法检测时装置连接示意图;图4为本发明的检测读取操作对临近单元干扰的方法的电压测试装置的示意图;图5为电压测试装置中高压产生器的电路图;图6为电压测试装置的高压产生器的控制信号波形图;图7为本发明的检测读取操作对临近存储单元干扰的方法的位线选通装置连接示意图;图8为本发明的第二实施例的方法检测时装置连接示意图图9为本发明的检测读取操作对临近存储单元干扰的方法的低电平产生装置示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,所述示意图只是示例,其在此不应限制本发明保护的范围。正如背景技术所述,常规的存储阵列进行信息读取方法只关注被读取存储单元,对于其他存储单元在读取操作过程中受到的干扰并不关注。但是,在读取操作过程中,施加较高电压信号的位线相邻的位线上不施加任何信号,在低电平产生电路和电流读取电路工作的瞬间,在与被读取存储单元临近的存储单元的源极和漏极两端存在电势差而产生泄露电流,该泄露电流如果大于一定的值,会造成与被读取存储单元的施加较高电压的位线临近的存储单元击穿或存储信息被改写。为了检测存储阵列的存储单元信息进行读取操作时临近的存储单元是否受到读取操作的干扰,本发明提出一种检测读取操作对临近单元干扰的方法,技术方案是在对被读取存储单元进行读取操作时,同时测量与被读取存储单元施加较高电压的位线相邻的多根位线的电压,计算流过所述多根连续位线连接的存储单元的泄露电流,并判断该泄露电流是否会干扰与所述被读取存储单元临近的存储单元中存储信息。本发明的方案能够在读取操作进行的同时,通过测量流过与被读取存储单元临近的存储单元的泄露电流,达到检测读取操作是否会对与被读取存储单元临近的存储单元产生干扰的目的。本发明公开的检测读取操作对临近单元干扰的方法的检测流程图见图2,包括:步骤S1,选通被读取存储单元的字线;选通存储阵列的多根连续位线,其中在所述被读取存储单元的一根位线施加第一读取电压,另一根位线施加第二读取电压,第二读取电压高于第一读取电压;步骤S2,测量与所述被读取存储单元施加第二读取电压的位线相邻的至少一根位线的电压;步骤S3,计算流过与所述至少一根位线连接的存储单元的泄露电流;步骤S4,判断所述泄露电流是否大于预设电流值,如果是,与被读取存储单元临近的存储单元受到所述读取操作的干扰;如果否,与被读取存储单元临近的存储单元不受所述读取操作的干扰。下面通过具体的实施例来详细描述本发明的方法:实施例一:本实施例提供了一种检测读取操作对临近单元干扰的方法,对存储单元进行读取时检测临近存储单元是否受到读取操作的干扰,参见图3,以读取存储单元Celln+1为例,字线选通控制信号通过字线选通装置选通存储单元Celln+1的字线WL,位线选通控制信号通过位线选通装置同时选通存储阵列的至少四根位线BLn、BLn+1、BLn+2和BLn+3,低电平产生装置为位线BLn施加第一读取电压,电流读取装置为位线BLn+1施加第二读取电压,第二读取电压高于第一读取电压;与位线BLn+1相邻的位线BLn+2和BLn+3通过位线选通装置分别与第一电压测试装置和第二电压测试装置连接。在读取存储单元Celln+1时,位线BLn+1被瞬间置于第一读取电压U₁,由于字线WL为高电位,存储单元Celln+2和Celln+3导通,位线BLn+2和BLn+3没有施加电压信号,在存储单元Celln+2和Celln+3的两端产生电势差,导致泄露电流流过存储单元Celln+2和Celln+3的沟道,如果泄露电流的值比较大,瞬间的大电流可能会造成存储单元被击穿损坏,或改写存储单元上的信息,即被读取存储单元的临近存储单元受到读取操作的干扰。测量泄露电流大小的方法是由第一电压测试装置测量在读取操作瞬间位线BLn+2上的电压U₂,由第二电压测试装置测量在读取操作瞬间位线BLn+3上的电压U₃,存储单元Celln+2和Celln+3的沟道电阻分别为R1和R2,存储单元的沟道电阻与其上存储信息相关。存储单元Celln+2和Celln+3上流过的泄露电流分别为Ileak1和Ileak2,Ileak1和Ileak2根据下式计算:Ileak1=(U₁-U₂)/R1Ileak2=(U₂-U₃)/R2计算出泄露电流Ileak1和Ileak2的大小,分别比较泄露电流Ileak1和Ileak2与预设电流值,如果泄露电流大于预设电流,存储单元Celln+2或Celln+3受到读取操作的干扰;如果泄露电流小于预设电流值,存储单元Celln+2或Celln+3不受读取操作的干扰。本实施例的检测读取操作对临近单元干扰的方法,得出了临近存储单元的泄露电流,在读取操作时,通过读取被读取存储单元施加第二读取电压的位线上的电流来确定存储信息,泄露电流的存在可能会影响读取精度,因此,本实施例的检测读取操作对临近单元干扰的方法,通过判断泄露电流的大小,可以检测被读取存储单元的读取精度是否受到干扰。本实施例中测试了被读取存储单元施加较高电压的位线相邻的两根位线上的电压,也可以测试更多根位线上的电压;被测试的位线可以是连续的,也可以是不连续的。低电平产生装置和电流读取装置可以采用通常进行存储单元信息读取操作时的低电平产生装置和电流读取装置。第一电压测试装置、第二电压测试装置可以相同,也可以不同。本实施例的第一、第二电压测试装置中可以包括高压产生器与一个高压传输NMOS晶体管组成的电压传输电路和测试终端,参见图4,高压产生器10与NMOS晶体管栅极11连接,可产生高于电源电压的一个高电压。其中NMOS晶体管的漏极12通过位线选通装置与位线连接,源极13与测试终端连接,测试终端可以为PAD。测量电压时,与NMOS晶体管栅极连接的高压产生器产生高电压,该高电压为开启NMOS晶体管的开启电压,开启NMOS晶体管,与NMOS晶体管源极13连接的测试终端测量通过位线选通装置与NMOS晶体管漏极12连接的位线的电压。高压产生器可以采用图5中的电路,其中电源电压值大小为VDD,电路由开关S1、S2、S3、S4和两个电容C1、CL组成,开关S1、S4受控制信号Ф1控制,开关S2、S3受信号Φ2控制,控制信号Ф1、Φ2相位差为180°,最高值为电源电压VDD,最低值为地电压0V。故电路有两种工作状态:控制信号Ф1处于高电平(VDD)时S1、S4导通,S2、S3截止,电源给浮置电容C1充电,同时CL通过负载R放电;控制信号Ф1处于高电平时S1、S4截止,S2、S3导通,电源和C1串联给电容CL充电,同时CL通过负载R1放电。这样在控制信号Ф1、Φ2的驱动下,通过电荷转移,实现高于电源电压的输出,在电路参数选取合适的情况下,可以得到倍压的输出。图6描述了测试状态下控制信号Ф1,Φ2波形图。本实施例的检测读取操作对临近存储单元干扰的方法中,选通存储阵列的多根连续位线由位线选通装置根据选通控制信号实现,位线选通装置有多种结构,本实施例的位线选通装置可以采用一个选通控制信号选通一根位线的选通结构。参见图7,位线选通装置包括多个MOS晶体管M1、M2、M3...,控制信号为高电平时,MOS晶体管的源极和漏极导通,位线选通控制信号S1选通MOS晶体管M1,低电平产生装置通过MOS晶体管M1为存储阵列的位线BLn施加低电压;位线选通控制信号S2选通MOS晶体管M2,电流读取装置通过MOS晶体管M2为存储阵列的位线BLn+1施加高电压;位线选通控制信号S3选通MOS晶体管M3,存储阵列的位线BLn+2通过MOS晶体管M3与第一电压测试装置连接;位线选通控制信号S4选通MOS晶体管M4,存储阵列的位线BLn+3通过MOS晶体管M4与第二电压测试装置连接。实施例二:参见图3,由于在当前读取操作进行前,可能在之前的多个读取周期中在位线BLn-1上施加过读取信号,在位线BLn-1上存在残留电荷,在读取操作存储单元Celln+1瞬间,可能会在存储单元Celln上产生泄露电流,只要泄露电流存在就会有电荷不断补充到位线BLa上,直到残留电荷全部泄漏完毕,BLa才能达到满足读取Celln+1操作的低电压值,此时的读取操作结果才能有效。所以残留电荷和泄漏电流的存在使得读取操作的结果不能立刻获得,降低了读取操作的速度。因此,可以采用两个低电平提供装置,为被读取存储单元施加较低电压的位线相邻的位线也施加相同的电压,避免泄露电流的产生。参见图8,本实施例中字线选通控制信号通过字线选通装置选通被读取存储单元Celln+1的字线WL,位线选通控制信号通过位线选通装置同时选通存储阵列的至少五根连续位线BLn-1、BLn、BLn+1、BLn+2和BLn+3,第一低电平产生装置为位线BLn施加第一读取电压,第二低电平产生装置为位线BLn-1施加与位线低BLn相等的电压,电流读取装置为位线BLn+1施加第二读取电压,第二读取电压高于第一读取电压;与位线BLn+1相邻的位线BLn+2和BLn+3通过位线选通装置分别与第一电压测试装置和第二电压测试装置连接。在存储单元Celln+1进行读取操作时,低电平产生装置和电流读取装置对与之相连的位线同步进行充电,存储单元Celln的两端电压相等,所以不会在存储单元Celln上产生泄露电流,不会影响存储单元Celln+1的信息读取速度。本实施例中的位线选通装置、电流读取装置和电压测试装置可以采用与实施例一中相同的装置。第一低电平产生装置、第二低电平产生装置可以相同,也可以不同。本实施例的第一、第二低电平产生装置中可以包括图9中的MOS晶体管,MOS晶体管的源级1接地,漏极2通过位线选通装置连接位线,栅极3接控制端。当控制端的控制信号为高电平时,MOS晶体管导通,通过位线选通装置连接的位线被置为第一读取电压;当控制端的控制信号为低电平时,MOS晶体管截止,通过位线选通装置连接的位线浮空。本实施例中的第一低电平产生装置、第二低电平产生装置在各自的MOS晶体管的控制端施加同一个控制信号,两个低电平产生装置同时产生相同的低电平。以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。